Egressos dos últimos cinco anos do Programa de Pós-graduação em Ciência da Computação

Rogerio Aparecido Goncalves

Doutor em Ciência da Computação pelo Programa de Pós-Graduação em Ciência da Computação da Universidade de São Paulo (IME-USP). Bacharel em Informática pela Universidade Estadual de Maringá (2005) e Mestre em Ciência da Computação pela mesma instituição (2008). Professor do Ensino Básico, Técnico e Tecnológico no Departamento Acadêmico de Computação (DACOM) da Universidade Tecnológica Federal do Paraná (UTFPR), campus de Campo Mourão. Sou revisor do journal Springer Computing e de Conferências como o Simpósio Brasileiro de Sistemas Computacionais (WSCAD), do Workshop em Desempenho de Sistemas Computacionais e de Comunicação (WPerformance) do CSBC e da trilha Latin.Science do Latinoware. Tenho experiência na área de Ciência da Computação, tendo como principais linhas de pesquisa e de interesse Arquitetura de Computadores, Computação Paralela e Computação Heterogênea. (Texto informado pelo autor)

  • http://lattes.cnpq.br/1677599200632096 (14/06/2022)
  • Rótulo/Grupo:
  • Bolsa CNPq:
  • Período de análise:
  • Endereço: Universidade Tecnológica Federal do Paraná, Campus Campo Mourão, Departamento Acadêmico de Computação (DACOM). Via Marginal Rosalina Maria dos Santos Área Urbanizada I 87301899 - Campo Mourão, PR - Brasil - Caixa-postal: 271 Telefone: (44) 35181400 Ramal: 1449 Fax: (44) 35181400 URL da Homepage: http://www.utfpr.edu.br/campomourao
  • Grande área: Ciências Exatas e da Terra
  • Área: Ciência da Computação
  • Citações: Google Acadêmico

Produção bibliográfica

Produção técnica

Produção artística

Orientações em andamento

Supervisões e orientações concluídas

Projetos de pesquisa

Prêmios e títulos

Participação em eventos

Organização de eventos

Lista de colaborações

Produção bibliográfica

Produção técnica

Produção artística

Orientações em andamento

Supervisões e orientações concluídas

Projetos de pesquisa

  • Total de projetos de pesquisa (13)
    1. 2021-Atual. Estudo Exploratorio de Tecnicas e Mecanismos para Paralelizacao Automatica e Of?oading de Codigo em Sistemas Heterogeneos (PA-CODE-OFFLOAD)
      Descrição: As plataformas modernas de processamento paralelo cada vez trazem aos usuários sistemas multicore com novos recursos, como suporte à vetorização. Essas plataformas reúnem elementos heterogêneos, que vão de CPUs multicore a GPUs manycores. Quando esses elementos são integrados, o poder de processamento dessas plataformas pode ser potencializado. Entretanto, do lado do software há a necessidade de modernização de aplicações de código legado para usarem esses novos recursos. Mesmo na utilização desses recursos em sistemas multicore, pode ser que a capacidade de processamento seja excedida, assim surge a necessidade de paralelização do código das aplicações para usarem o poder computacional dos processadores e, se necessário, fazer of?oading de código para dispositivos aceleradores. O uso de aceleradores para se fazer of?oading de regiões de código paralelizáveis é possível utilizando-se diretivas de compilação ou ferramentas de compilação na detecção automática dessas regiões. No trabalho de Gonçalves (2016) foi desenvolvido um runtime relacionado com paralelização automática e of?oading de código baseado em versões de código para laços paralelos em OpenMP e preparado com funções alternativas com versões do código para aceleradores, como GPUs. A decisão em fazer ou não o of?oading de código é tomada automaticamente em tempo de execução baseada na intensidade operacional. Neste projeto, buscamos a continuidade no desenvolvimento de melhorias e de temas propostos como trabalhos futuros e outros temas relacionados à Computação Paralela, Compiladores e Runtimes.. Situação: Em andamento; Natureza: Pesquisa. Alunos envolvidos: Graduação: (2) . Integrantes: Rogério Aparecido Gonçalves - Coordenador.
      Membro: Rogerio Aparecido Goncalves.
    2. 2020-Atual. OpenMP.info: Repositorio de Informacoes sobre o Ecossistema do OpenMP
      Descrição: Diretivas de compilação tem sido amplamente utilizadas no contexto de aplicações multicore e mais recentemente com suporte à offloading para dispositivos aceleradores, como Unidades de Processamento Gráfico (GPUs). O Uso de diretivas torna-se interessante pois permite a adaptação de aplicações de código legado aos recursos disponíveis em plataformas que evoluem e tornam-se cada vez mais heterogêneas. O OpenMP tem acompanhado essa evolução fornecendo diretivas para esses novos contextos. A especificação do padrão OpenMP tem evoluído apresentando diretivas de compilação para a cobertura de regiões paralelas, laços, seções, tasks e dispositivos aceleradores (target). De outro lado temos as implementações do padrão em bibliotecas dos principais compiladores (GCC, icc e clang) que implementam os conceitos ou construções paralelas no formato de diretivas de compilação e geram código para com o apoio de um runtime executarem código em paralelo. Existem benchmarks que no decorrer de seu histórico utilizam o OpenMP e consequentemente passaram por uma evolução na utilização de novas diretivas a cada momento. Este trabalho tem como objetivo criar um repositório cruzando informações de especificações, implementações e benchmarks. Projetos de Pesquisa, Desenvolvimento Tecnológico e Inovação, UTFPR Homologação: HPP2019010000463. Situação: Em andamento; Natureza: Pesquisa. Integrantes: Rogério Aparecido Gonçalves - Coordenador.
      Membro: Rogerio Aparecido Goncalves.
    3. 2017-2019. Estudo Exploratorio sobre Tecnicas e Mecanismos para Paralelizacao Automatica e Offloading de Codigo em Sistemas Heterogeneos
      Descrição: O objetivo é investigar técnicas e mecanismos para a paralelização automática de código e de offloading de código para dispositivos aceleradores em plataformas heterogêneas. Cada vez mais as plataformas de processamento paralelo são compostas por elementos heterogêneos, CPUs multi-core e aceleradores como GPUs manycores e arranjos de coprocessadores (Xeon Phi). Quando esses elementos são integrados, o poder de processamento dessas plataformas pode ser potencializado. Entretanto, do lado do software há a necessidade de modernização de aplicações de código legado para usarem novos recursos como por exemplo, instruções de vetorização (simd). Mesmo com a utilização de recursos locais de cada núcleo, pode acontecer de que a carga de trabalho ultrapasse sua capacidade individual e da execução paralela em sistemas multi-core. No caso da capacidade de sistemas multi-core não ser suficiente para a demanda de processamento ou simplesmente pela disponibilidade de dispositivos aceleradores, existe a possibilidade do uso de técnicas e mecanismos para o offloading de código para aceleradores como GPUs ou coprocessadores Xeon Phi. Estas plataformas modernas com processadores multi-core e dispositivos aceleradores, mesmo fornecendo kits de desenvolvimento aos seus usuários, requerem que o programador declare explicitamente todas as transferências de dados entre as memórias dos dispositivos e o lançamento da execução de kernels para os dispositivos aceleradores. Para amenizar essa condição, ferramentas e abordagens tem sido propostas para gerar código para essas plataformas. Entre as abordagens que tem se destacado, tem-se o uso diretivas de compilação e a paralelização automática, cujo objetivo é detectar automaticamente regiões de código paralelizáveis. As diretivas de compilação são amplamente conhecidas e utilizadas. Anotações no código guiam o processo de compilação, no qual as transformações e modificações de código são aplicadas às regiões anotadas e uma versão paralela de código é então gerada para a execução em um ambiente de execução OpenMP. As implementações de runtimes OpenMP (GCC + LibGOMP e Intel icc + OpenMP* Runtime Library (libomp)) trazem a possibilidade de utilização de CPUs multi-core, e também do uso de aceleradores e coprocessadores. As duas abordagens tratam do processo de identificação das regiões paralelizáveis, que ocorre ou por anotação ou pela detecção automática, mas o offloading de código será obrigatoriamente feito quando o fluxo de execução alcançar determinada região paralelizável. O offloading de código acontece nas duas abordagens, mas sem uma decisão automática. Um runtime relacionado com paralelização automática e offloading de código baseado em versões de código para laços paralelos foi desenvolvido na tese de doutorado do proponente. O código de entrada é um código OpenMP preparado com funções alternativas contendo versões de código do laço paralelo para cada um dos dispositivos aceleradores. As bibliotecas do runtime interceptam algumas chamadas que as aplicações fazem ao runtime do OpenMP usando uma técnica de hooking. A decisão sobre o offloading de código é tomada automaticamente em tempo de execução usando a intensidade operacional que é obtida aplicando-se conceitos do Modelo Roofline.. Situação: Concluído; Natureza: Pesquisa. Alunos envolvidos: Graduação: (3) . Integrantes: Rogério Aparecido Gonçalves - Coordenador / Alfredo Goldman - Integrante / Luan Bodner do Rosário - Integrante / Jorge Luiz Franzon Rossi - Integrante / João Martins de Queiroz Filho - Integrante. Financiador(es): Universidade Tecnológica Federal do Paraná (UTFPR), campus Campo Mourão - Outra. Número de produções C, T & A: 3
      Membro: Rogerio Aparecido Goncalves.
    4. 2015-2018. CHOOSING: COOPERATION ON HYBRID COMPUTING CLOUDS FOR ENERGY SAVING
      Descrição: The cloud computing is an important factor for environmentally sustainable development. If, in the one hand, the increasing demand of users drive the creation of large datacenters, in the other hand, cloud computing?s ?multitenancy? trait allows the reduction of physical hardware and, therefore, the saving of energy. Thus, it is imperative to optimize the energy consumption corresponding to the datacenter?s activities. Three elements are crucial on energy consumption of a cloud platform: computation (processing), storage and network infrastructure. Therefore, the aim of this project is to provide different techniques to reduce energy consumption regarding these three elements. Our work mainly focuses on energy saving aspects based on virtualization, i.e., pursuing the idea of the intensive migration of classical storage/processing systems to virtual ones. We will study how different organizations (whose resources are combined as hybrid clouds) can cooperate with each other in order to minimize the energy consumption without the detriment of client requirements or quality of service. Then, we intend to propose efficient algorithmic solutions and design new coordination mechanisms that incentive cloud providers to collaborate.. Situação: Concluído; Natureza: Pesquisa. Integrantes: Rogério Aparecido Gonçalves - Integrante / Alfredo Goldman - Coordenador.
      Membro: Rogerio Aparecido Goncalves.
    5. 2015-2016. LEAPaD: Laboratorio de Estudos Avacados em Sistemas Paralelos e Distribuidos
      Descrição: O processamento paralelo e distribuído é uma realidade nos sistemas computacionais há muitos anos. No entanto, observa-se no histórico mais recente, o crescimento dos horizontes de sua aplicação em função de uma nova realidade de mercado, a qual oferece preços muito competitivos para os mais diversos tipos de plataformas de hardware, implicando no aumento das ofertas de soluções e, consequentemente, de demandas de aplicações da sociedade em geral. Logo, se no passado não muito distante, problemas e questões relacionadas ao processamento paralelo e distribuído surgiam em função do desenvolvimento de aplicações caracterizadas por necessitarem de uma grande quantidade de recursos computacionais, hoje surge uma nova classe de problemas em função da pluralidade de dimensões que as novas plataformas de processamento oferecem. Esta pluralidade reflete a incorporação nas plataformas de execução de diferentes tecnologias de hardware com suporte ao processamento intensivo e paralelo, incluindo não apenas os multiprocessadores e aglomerados de computadores, mas tambémFPGAs, GPUs, grades e nuvens computacionais. Dentre os efeitos observados, buscam-se novos modelos computacionais para solucionar as diferentes questões operacionais que se apresentam nesta nova realidade. Neste contexto, o presente projeto se insere apresentando a criação do LEAPaD, um laboratório, virtualmente distribuído entre as instituições parceiras, vocacionado em explorar questões ligadas ao gerenciamento das ações que envolvem o processamento paralelo e distribuído. O LEAPaD, acrônimo para Laboratório de Estudos Avançados em Sistemas Paralelos e Distribuídos, se institui de forma a consolidar linhas de atuação ligadas aos programas associados a este projeto, buscando explorar soluções para construções de aplicações e sistemas de gerenciamento e exploração de processamento de alto desempenho em arquiteturas paralelas e distribuídas, tais como FPGAs, ambientes multiprocessados e com GPUs, aglomerados de computadores e de grades e nuvens computacionais.. Situação: Concluído; Natureza: Pesquisa. Integrantes: Rogério Aparecido Gonçalves - Integrante / Alfredo Goldman - Coordenador.
      Membro: Rogerio Aparecido Goncalves.
      Descrição: O processamento paralelo e distribuído é uma realidade nos sistemas computacionais há muitos anos. No entanto, observa-se no histórico mais recente, o crescimento dos horizontes de sua aplicação em função de uma nova realidade de mercado, a qual oferece preços muito competitivos para os mais diversos tipos de plataformas de hardware, implicando no aumento das ofertas de soluções e, consequentemente, de demandas de aplicações da sociedade em geral. Logo, se no passado não muito distante, problemas e questões relacionadas ao processamento paralelo e distribuído surgiam em função do desenvolvimento de aplicações caracterizadas por necessitarem de uma grande quantidade de recursos computacionais, hoje surge uma nova classe de problemas em função da pluralidade de dimensões que as novas plataformas de processamento oferecem. Esta pluralidade reflete a incorporação nas plataformas de execução de diferentes tecnologias de hardware com suporte ao processamento intensivo e paralelo, incluindo não apenas os multiprocessadores e aglomerados de computadores, mas tambémFPGAs, GPUs, grades e nuvens computacionais. Dentre os efeitos observados, buscam-se novos modelos computacionais para solucionar as diferentes questões operacionais que se apresentam nesta nova realidade. Neste contexto, o presente projeto se insere apresentando a criação do LEAPaD, um laboratório, virtualmente distribuído entre as instituições parceiras, vocacionado em explorar questões ligadas ao gerenciamento das ações que envolvem o processamento paralelo e distribuído. O LEAPaD, acrônimo para Laboratório de Estudos Avançados em Sistemas Paralelos e Distribuídos, se institui de forma a consolidar linhas de atuação ligadas aos programas associados a este projeto, buscando explorar soluções para construções de aplicações e sistemas de gerenciamento e exploração de processamento de alto desempenho em arquiteturas paralelas e distribuídas, tais como FPGAs, ambientes multiprocessados e com GPUs, aglomerados de computadores e de grades e nuvens computacionais.. Situação: Em andamento; Natureza: Pesquisa. Integrantes: Marcos Tulio Amaris González - Integrante / Raphael Camargo - Integrante / Alfredo Goldman vel Lejbman - Coordenador.
      Membro: Marcos Tulio Amaris Gonzalez.
    6. 2013-2015. Explorando Tecnicas de Paralelizacao Automatica de Codigo em Sistemas Heterogeneos
      Descrição: Estudo técnicas de compilação e otimização de código, principalmente para loops, pois esses dominam o tempo de execução. O estudo dessas técnicas é para conseguirmos determinar se um dado laço é paralelizável e se o código pode ser otimizado e transformado em kernels que possam ter sua execução lançada no dispositivo acelerador. O objetivo é investigar essas técnicas em busca de padrões para modificações de código, que possam ser aplicadas para a melhoria do código original e no processo de paralelização. Com base nesses padrões criar transformações que poderão ser aplicadas individualmente ou em conjunto para gerar a versão paralela do código.. Situação: Concluído; Natureza: Pesquisa. Integrantes: Rogério Aparecido Gonçalves - Coordenador. Financiador(es): Universidade Tecnológica Federal do Paraná (UTFPR), campus Campo Mourão - Outra.
      Membro: Rogerio Aparecido Goncalves.
    7. 2012-2014. PAC-GPU: Paralelizacao de Aplicacoes Cientificas em GPU
      Descrição: O projeto PAC-GPU tem por objetivo principal promover o desenvolvimento de técnicas, metodologias, modelos, ferramentas e aplicações paralelas que possam resolver problemas científicos de forma mais rápida e eficiente sobre Unidades de Processamento Gráfico (GPU), alavancando as pesquisas desenvolvidas em diversas áreas de conhecimento, usando a programação paralela disponível massivamente a um baixo custo. Diversos problemas científicos serão alvos de investigação. Processo No. 7663/2012 em 05/07/2012. Período de execução: 04/07/2012 até 03/07/2014.. Situação: Concluído; Natureza: Pesquisa. Integrantes: Rogério Aparecido Gonçalves - Integrante / Ronaldo Augusto de Lara Gonçalves - Coordenador / Nilton Luiz Queiroz Junior - Integrante / Henrique Y. SHISHIDO - Integrante / José Luiz de Souza Gomes - Integrante / Antonio da Silva Martins Junior - Integrante / Jayme Frederico Fedrigo Júnior - Integrante / Carlos Roberto Beleti Junior - Integrante / Anderson Faustino da Silva - Integrante / Mauro Henrique Mulati - Integrante / Robertino Mendes Santiago Junior - Integrante / Yugo Goto - Integrante / Francisco Pereira Junior - Integrante / José Hiroki Saito - Integrante / Franklin César Flores - Integrante. Financiador(es): Fundação Araucária de Apoio ao Desenvolvimento Científico e Tecnológico - Auxílio financeiro. Número de produções C, T & A: 1
      Membro: Rogerio Aparecido Goncalves.
    8. 2010-2012. Estudo e Pesquisa em Computacao Paralela e de Alto Desempenho
      Descrição: Projeto de pesquisa individual para o desenvolvimento de atividades relacionadas à linha de pesquisa Computação Paralela. O foco principal deste projeto é estudar técnicas e ferramentas para o uso de computação paralela com elementos de processamento heterogêneos. Computação Heterogênea.. Situação: Concluído; Natureza: Pesquisa. Integrantes: Rogério Aparecido Gonçalves - Coordenador. Número de produções C, T & A: 1
      Membro: Rogerio Aparecido Goncalves.
    9. 2010-2011. Estudo e aplicacao em Sistemas Microcontrolados utilizando Kit de Robotica
      Descrição: A proposta deste projeto é realizar estudo de microcontroladores para aquisição de conhecimentos relacionados às tecnologias utilizadas no kit de robótica Asuro. O objetivo principal é o estudo de tecnologias relacionadas a microcontroladores e de sistemas microcontrolados aplicados na automação. Pretende-se alcançar os conhecimentos necessário para a utilização de microcontroladores, em especial da família ATMEGA, sob a forma de aplicações desenvolvidas com base no kit de robótica Asuro. A utilização do Kit de robótica, fornece um retorno imediato para o usuário, pois permite que as ações codificadas no programa e transferidas para o microcontrolador sejam imediatamente testadas, colocando-se o robô em funcionamento. Podendo ser aplicado no ensino de conceitos de robótica, no ensino de algoritmos e linguagens de programação. O trabalho consistirá no estudo do kit, do microcontrolador utilizado, da interface de software, da linguagem e da interface com outros componentes (sensores, motores, entre outros) e na construção de aplicações e exemplos para o ensino.. Situação: Concluído; Natureza: Pesquisa. Integrantes: Rogério Aparecido Gonçalves - Coordenador / Carlos Augusto Kravicz Corchak - Integrante / Leandro Flores da Silva - Integrante. Financiador(es): A Fundação Araucária de Apoio ao Desenvolvimento Científico e Tecnológico d - Bolsa. Número de produções C, T & A: 1
      Membro: Rogerio Aparecido Goncalves.
    10. 2007-2010. PARANAE: Projeto de Arquiteturas Avancadas Niveis Ajustaveis de Energia
      Descrição: O objetivo principal deste projeto é o desenvolvimento de modelos de micro-arquiteturas de computadores superescalares e SMT que sejam capazes de controlar o consumo de energia. A seleção de componentes arquiteturais será feita mediante escalonamento de recursos, visando sempre obter a melhor relação eficiência-energia. O trabalho prevê o uso de simulação computacional. outros objetivos são o de avaliar e propor configurações, técnicas, algoritmos de escalonamento, organizações e suporte de hardware que permitam a otimização do uso da energia em arquiteturas superescalares e SMT. Para tanto, as principais estruturas do pipeline serão analisadas sob diferentes situações de hardware e software e seus consumos de energia serão estimados. Estas diversas atividades servirão de base para a realização do objetivo principal.. Situação: Concluído; Natureza: Pesquisa. Alunos envolvidos: Graduação: (1) / Especialização: (0) / Mestrado acadêmico: (2) / Mestrado profissional: (0) / Doutorado: (0) . Integrantes: Rogério Aparecido Gonçalves - Integrante / Ronaldo Augusto de Lara Gonçalves - Coordenador / João Angelo Martini - Integrante / Renata Cristina Lopes da Silva - Integrante / Marcos Antônio Cavenaghi - Integrante / Diego Henrique Minholi - Integrante. Financiador(es): Fundação Araucária de Apoio ao Desenvolvimento Científico e Tecnológico - Auxílio financeiro. Número de produções C, T & A: 1
      Membro: Rogerio Aparecido Goncalves.
    11. 2007-2009. PRO-ARQ II: Consumo de Energia em Arquiteturas Superescalares
      Descrição: O objetivo geral é identificar as situações onde o processador possa ativar/desativar componentes das arquiteturas superescalares, em concordância com o sistema operacional, que pode escalonar os processos e recursos que serão usados, visando otimizar o consumo de energia de forma a manter a melhor relação custo-benefício entre o consumo e o desempenho. Os objetivos específicos visam propor modelos e técnicas com a respectiva simulação e análise de consumo/desempenho. (Pesquisa fomentada pela UEM - Processo UEM No 203/2007).. Situação: Concluído; Natureza: Pesquisa. Alunos envolvidos: Graduação: (1) / Mestrado acadêmico: (2) . Integrantes: Rogério Aparecido Gonçalves - Integrante / Ronaldo Augusto de Lara Gonçalves - Coordenador / Renata Cristina Lopes da Silva - Integrante / Diego Henrique Minholi - Integrante. Número de produções C, T & A: 1
      Membro: Rogerio Aparecido Goncalves.
    12. 2004-2005. SOIS - Sistema Operacional Integrado Simulado
      Descrição: Estudo e Pesquisa sobre Sistemas Operacionais e desenvolvimento de um simulador. SOIS - Simulador de Sistema Operacional Integrado, ferramenta voltada para o Ensino da Disciplina de Sistemas Operacionais.. Situação: Concluído; Natureza: Pesquisa. Alunos envolvidos: Graduação: (3) / Especialização: (0) / Mestrado acadêmico: (0) / Mestrado profissional: (0) / Doutorado: (0) . Integrantes: Rogério Aparecido Gonçalves - Integrante / Mauro Henrique Mulati - Integrante / Valdemir Pedro da Silva - Integrante / Ronaldo Augusto de Lara Gonçalves - Coordenador. Número de produções C, T & A: 3
      Membro: Rogerio Aparecido Goncalves.
    13. 2002-2003. Desenvolvimento de Software para Arquitetura de Sistemas de Informacao
      Descrição: Estudo sobre Arquitetura de Sistemas de Informação baseado na Tese de Doutorado da Professora Dra. Tania Fátima Calvi Tait. Desenvolvimento de uma ferramenta (GASI) para o gerenciamento da arquitetura de sistema de Informação para organizações publicas e privadas.. Situação: Concluído; Natureza: Pesquisa. Alunos envolvidos: Graduação: (2) / Especialização: (0) / Mestrado acadêmico: (0) / Mestrado profissional: (0) / Doutorado: (0) . Integrantes: Rogério Aparecido Gonçalves - Integrante / Tania Fatima Calvi Tait - Coordenador / Mauro Henrique Mulati - Integrante. Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Outra. Número de produções C, T & A: 1
      Membro: Rogerio Aparecido Goncalves.

Prêmios e títulos

  • Total de prêmios e títulos (0)

    Participação em eventos

    • Total de participação em eventos (36)
      1. II Workshop em Computação Heterogênea (WCH 2018).Uso de Ferramenta de Autotuning para ajuste nas dimensões de kernels em Dispositivos Aceleradores (GPUs). 2018. (Simpósio).
      2. V Semana de Informática da UTFPR-CM (SEINFO18).GNU/Linux e Shell Script. 2018. (Encontro).
      3. XIX Simpósio em Sistemas Computacionais de Alto Desempenho (WSCAD 2018). 2018. (Simpósio).
      4. IV Semana de Informática da UTFPR-CM (SEINFO17).Introdução à Computação Paralela em Sistemas Heterogêneos: Programação para GPUs com a Plataforma CUDA. 2017. (Encontro).
      5. XVIII Simpósio de Sistemas Computacionais de Alto Desempenho (WSCAD 2017).Minicurso III: Introdução à Programação Paralela com OpenMP: Além das Diretivas de Compilação. 2017. (Simpósio).
      6. XXIX International Symposium on Computer Architecture and High Performance Computing (SBAC-PAD). 2017. (Congresso).
      7. 7a ESCOLA REGIONAL DE ALTO DESEMPENHO DE SÃO PAULO (ERAD-SP 2016).Minicurso I : Um Estudo sobre a Expansão das Diretivas de Compilação para Interceptação de Código OpenMP. 2016. (Encontro).
      8. III Semana de Informática da UTFPR campus Campo Mourão (SEINFO 2016).Minicurso GNU/Linux + Shell Script. 2016. (Encontro).
      9. I Semana de Informática da UTFPR campus Campo Mourão - SEINFO. 2014. (Encontro).
      10. I Workshop de Integração e Planejamento do NAP-SOL (Núcleo de Apoio à Pesquisa em Software Livre).Paralelização Automática de Código em Plataformas Heterogêneas. 2014. (Outra).
      11. XV Simpósio em Sistemas Computacionais de Alto Desempenho - WSCAD 2014. 2014. (Simpósio).
      12. XV Simpósio em Sistemas Computacionais de Alto Desempenho - WSCAD 2014.Minicurso 2: Uma Visão Geral sobre Ferramentas de Paralelização Automática de Código. 2014. (Simpósio).
      13. Palestra: Questões Contemporâneas sobre Educação Tecnológica. 2011. (Outra).
      14. Período de Capacitação e Planejamento de Ensino. 2011. (Encontro).
      15. 22nd International Symposium on Computer Architecture and High Performance Computing (SBAC-PAD 2009). 2010. (Congresso).
      16. ExpoUT 2010.Participação na sala temática da Mostra de Profissões. 2010. (Outra).
      17. Palestra: o papel do docente universitário na sociedade contemporânea.. 2010. (Outra).
      18. Semana de Capacitação e Planejamento de Ensino. 2010. (Encontro).
      19. Semana de Capacitação e Planejamento de Ensino.. 2010. (Encontro).
      20. Workshop sobre Educação em Arquitetura de Computadores ? WEAC 2010.Uma abordagem alternativa para o ensino de hardware a deficientes visuais. 2010. (Simpósio).
      21. XI Simpósio em Sistemas Computacionais (WSCAD-SSC 2010). 2010. (Simpósio).
      22. 21st International Symposium on Computer Architecture and High Performance Computing (SBAC-PAD 2009). 2009. (Simpósio).
      23. Semana de Capacitação e Planejamento de Ensino.. 2009. (Encontro).
      24. X Simpósio em Sistemas Computacionais (WSCAD-SSC 2009). 2009. (Simpósio).
      25. 20th International Symposium on Computer Architecture and High Performance Computing (SBAC-PAD 2008). 2008. (Simpósio).
      26. IX Simpósio em Sistemas Computacionais de Alto Desempenho (WSCAD-SSC 2008).PowerSMT: Ferramenta para Análise de Consumo de Potência em Arquiteturas SMT. 2008. (Simpósio).
      27. II EPAC ? Encontro Paranaense de Computação.Correlacionando Desempenho e Potência em Processadores Superescalares: Analisando Cache e Janela de Instruções. 2007. (Encontro).
      28. II Jornada Linux de Maringá (II JOLIM). 2006. (Encontro).
      29. I Oficina de Projeto Pedagógico de Curso. 2006. (Oficina).
      30. VII Fórum de Informática e Tecnologia de Maringá (VII FITEM). 2006. (Encontro).
      31. XIII ERI - Escola Regional de Informática da Sociedade Brasileira de Computação (SBC). Sistema Operacional Integrado Simulado: Projeto e Implementação do Módulo Processador. 2006. (Congresso).
      32. I Jornada Linux de Maringá (I JOLIM). 2005. (Encontro).
      33. V Fórum de Informática e Tecnologia de Maringá (V FITEM). 2003. (Encontro).
      34. IV Fórum de Informática e Tecnologia de Maringá. 2002. (Encontro).
      35. III Fórum de Informática e Tecnologia de Maringá. 2001. (Encontro).
      36. IX ERI - Escola Regional de Informática da Sociedade Brasileira de Computação (SBC) ? Regional Sul. 2001. (Congresso).

    Organização de eventos

    • Total de organização de eventos (9)
      1. ALMEIDA, Marcos Silvano ; GONÇALVES, R. A. ; SANTOS, L. A. F. ; VALENTIN, Lucio Geronimo ; SILVA, N. N. ; SILVA, M. A. G.. V Semana de Informática da UTFPR-CM (SEINFO18). 2018. Outro
      2. BIANCHINI, C. P. ; SOUZA, P. S. L. ; BARROS, C. O. F. ; FERREIRA, R. A. C. ; SOUZA, S. X. ; CATABRIGA, L. ; SANTOS, R. R. ; BRUSCHI, S. M. ; SILVA, G. P. ; FERNANDES, S. ; MENOTTI, R. ; MATIAS, P. ; CACERES, E. N. ; STRINGHINI, D. ; LIMA, J. V. F. ; GONÇALVES, R. A. ; ELISEO, M. A. ; FRANCESQUINI, E. C. ; SILVA, L.. XIX Simpósio de Sistemas Computacionais de Alto Desempenho (WSCAD 2018). 2018. Congresso
      3. BIANCHINI, C. P. ; SOUZA, P. S. L. ; BARROS, C. O. F. ; FERREIRA, R. A. C. ; SOUZA, S. X. ; CATABRIGA, L. ; SANTOS, R. R. ; BRUSCHI, S. M. ; SILVA, G. P. ; FERNANDES, S. ; MENOTTI, R. ; MATIAS, P. ; CACERES, E. N. ; STRINGHINI, D. ; LIMA, J. V. F. ; RODAMILANS, C. B. ; GONÇALVES, R. A. ; ELISEO, M. A. ; FRANCESQUINI, E. C. ; SILVA, L.. XIX Simpósio de Sistemas Computacionais de Alto Desempenho (WSCAD 2018). 2018. Congresso
      4. ALMEIDA, Marcos Silvano ; CAMPIOLO, R. ; SANTOS, L. A. F. ; ALENCAR, ARETHA B. ; GONÇALVES, R. A.. IV Semana de Informática da UTFPR-CM (SEINFO17). 2017. Outro
      5. Membros da Comissão ; GONÇALVES, R. A.. EXPOUT 2012. 2012. Exposição
      6. Membros da comissão designados pela portaria no. 052/09 ; GONÇALVES, R. A.. EXPOUT 2009. 2009. Exposição
      7. PET/DIN/UEM ; GONÇALVES, R. A.. Jornada Linux de Maringá. 2005. Outro
      8. TAIT, Tania Fatima Calvi ; GONÇALVES, R. A.. V Fórum de Informática e Tecnologia de Maringá - V FITEM / VIII Mostra de Trabalhos de Informática. 2003. Outro
      9. PET/DIN/UEM ; GONÇALVES, R. A.. IV Fórum de Informática e Tecnologia de Maringá - IV FITEM / VII Mostra de Trabalhos de Informática. 2002. Outro

    Lista de colaborações

    • Colaborações endôgenas (3)
      • Rogério Aparecido Gonçalves ⇔ Pedro Henrique Rocha Bruel (1.0)
        1. GONCALVES, ROGERIO ; AMARIS, MARCOS ; OKADA, THIAGO ; BRUEL, PEDRO ; GOLDMAN, ALFREDO. OpenMP is Not as Easy as It Appears. Em: 2016 49th Hawaii International Conference on System Sciences (HICSS), p. 5742-5751, 2016.
          [ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
          Qualis: Não identificado (2016 49th Hawaii International Conference on System Sciences (HICSS))

      • Rogério Aparecido Gonçalves ⇔ Marcos Tulio Amaris González (1.0)
        1. GONCALVES, ROGERIO ; AMARIS, MARCOS ; OKADA, THIAGO ; BRUEL, PEDRO ; GOLDMAN, ALFREDO. OpenMP is Not as Easy as It Appears. Em: 2016 49th Hawaii International Conference on System Sciences (HICSS), p. 5742-5751, 2016.
          [ citações Google Scholar | citações Microsoft Acadêmico | busca Google ]
          Qualis: Não identificado (2016 49th Hawaii International Conference on System Sciences (HICSS))

      • Rogério Aparecido Gonçalves ⇔ Rodrigo Campiolo (1.0)
        1. SANTOS, L. A. F. ; CAMPIOLO, R. ; GONÇALVES, R. A. ; QUEIROZ FILHO, J. M.. Linux Módulo 1: Básico. 2018. Curso de curta duração ministrado/Extensão
          [ busca Google | busca Bing ]




    (*) Relatório criado com produções desde 2000 até 2022
    Data de processamento: 21/06/2022 22:23:51